

Hochfrequenzboard: Theorie versus Prozesstoleranzen

Mobilität, hohe Datenraten und Frequenzen sowie die Toleranzen verstärken die Herausforderungen im Systemdesign. Leiterplattenhersteller müssen ihre Fertigungstoleranzen genau kennen.

C. RANZINGER, G. FOTHERINGHAM, C. TSCHOBAN, U. MAASS, I. NDIP, K.D. LANG *

Prozess- und Materialtoleranzen in der Leiterplatten- und Packaging-Fertigung beeinflussen die elektrischen Eigenschaften einer Schaltung maßgeblich. Wissenschaftler und HF-Experten der TU Berlin und des Fraunhofer-Instituts IZM haben in einem gemeinsamen Forschungsprojekt mit dem Berliner Leiterplattenhersteller CONTAG diese Abhängigkeiten und Einflüsse untersucht. Daraus entstand eine Software, welche die resultierenden HF-Eigenschaften des Boards auf der Basis praxisorientierter Fertigungsmöglichkeiten modelliert und transparent macht.

Die Vernetzung der Menschen untereinander und mit ihrer Umgebung spielt für heutige und zukünftige Anwendungen eine immer größere Rolle. Heute sind 10 Milliarden Geräte übers Internet vernetzt, 2020 werden es über 50 Milliarden Geräte sein [1]. Gleichzeitig steigt die Menge der Daten deutlich an (von 1,6 Exabytes im Jahr 2013 auf 11 Exabytes pro Monat im Jahre 2017 [2]). Um diese Menge an Daten vernetzen zu können, sind Systeme jenseits von 10 Gb/s unerlässlich. Dabei entstehen große Herausforderungen für die kabelgebundene, drahtlose und optische Datenübertragung.

* Christian Ranzinger
... ist Leiter Entwicklung und Technologie beim Berliner Leiterplattenhersteller CONTAG.

* Gerhard Fotheringham
... beschäftigt sich am Berliner Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration (IZM) mit dem HF-Verhalten von Materialien.

* Christian Tschoban
... ist Wissenschaftlicher Mitarbeiter der Technischen Universität Berlin.

* Uwe Maaß
... ist an der Technischen Universität Berlin in den Bereichen HF-Anwendungen und HF-Layouts tätig.

* Ivan Ndip
... ist Gruppenleiter am Fraunhofer IZM in Berlin.

* Klaus-Dieter Lang
... ist Institutsleiter des Fraunhofer IZM in Berlin.




Bild 1: Darstellung der Kompatibilität zwischen Design und Technologie

Bei der kabelgebundenen oder optischen Datenübertragung werden die Daten meist in Glasfaserkabeln über längere Strecken transportiert. Die Herausforderung besteht in der Ein- und Auskopplung der Daten des Glasfaser-Systems. Das geschieht meistens mit hochbitratigen Signalen aufelektrischer Basis (digitale Datenübertragung).

Bei der drahtlosen Datenübertragung sind die ISM-Bänder bei niedrigen Frequenzen nur mit geringer Datenrate nutzbar (etwa bei 2,4 GHz maximal 600 Mbit/s [3]). Deshalb geht man zu höheren Frequenzbändern wie dem 60-GHz-ISM-Band über, wo Datenraten von bis zu 6 Gb/s möglich sind [4].

Der Trend zu höheren Frequenzen schafft neue Probleme für Design und Fertigung solcher Systeme. Die Schwierigkeit liegt primär im Zusammenhang zwischen der Wellenlänge (limitierende Größe klassischer Schaltungsmodelle) und der Frequenz/Datenrate.

Da Wellenlänge und Frequenz umgekehrt proportional zueinander sind, gilt: Je höher die Frequenz, desto kleiner die Wellenlänge. Bei 10 GHz beispielsweise beträgt sie 3 cm im Freiraum, im Dielektrikum entsprechend weniger. Damit liegt sie im Bereich der Abmessungen des Boards. Das bedeutet, dass Modellierung und Design deutlich erschwert werden. Zusätzlich führt der Wunsch der Anwender nach mobilen Geräten zu immer größeren Integrationsdichten bei kleinem Leistungsverbrauch. Diese gegenläufigen Anforderungen können nur mit Hilfe geeigneter Techniken gemeistert werden.

Eine Technologie, die sich durch einen hohen Grad an Innovationen auszeichnet hat und durch ihre relativ moderaten Preise gegenüber anderen Technologien hervorsticht, ist die Leiterplattentechnik. Sie unterliegt allerdings unvermeidbaren Prozesstoleranzen. Die Ursachen liegen in den Mate-

rialeigenschaften, Toleranzen der Galvanisierungs-, Photo- und Ätzprozesse, Pressprozessen sowie in den Ungenauigkeiten der Ausrichtung vom Bohrbild zu Leiterbild bzw. von Leiterbildern zueinander.

Durch eine Kombination von Mobilität, höheren Datenraten/Frequenzen und der Technologietoleranzen nehmen die Herausforderungen im Bereich des System-Designs zu. Neuartige Modellierungsmethoden sind für den Entwurf solcher Systeme notwendig.

Herausforderungen: HF-gerechtes Design und Prozessierung

In der Praxis kommt es immer wieder vor, dass weder der Schaltungsentwickler noch der Leiterplattenhersteller die Brücke zwischen der eigentlichen Schaltungsspezifikation (Arbeitsfrequenz/Datenraten, geforderte Signalintegrität, Impedanzen, Vorgaben EMV, Kosten und Ähnliches) und der resultierenden Board-Spezifikation schlagen kann. Dies liegt primär daran, dass die Prozesse und Toleranzen in der PCB-Herstellung und die daraus resultierenden Einflüsse auf die HF-Eigenschaften auf beiden Seiten einfach nicht ausreichend genug bekannt sind




Bild 2: Schliffbild einer Mikrostreifenleitung

Bild: CONTAG/TU Berlin

oder in der Komplexität des Zusammenspiels durch den Entwickler nicht richtig bewertet werden können.

Wenn der Leiterplattenhersteller als unkritischer Dienstleister eine nicht optimale Vorgabe vom Entwickler/Designer umsetzt, funktioniert die Lösung zwar im besten Fall, sie ist aber möglicherweise nicht kostenoptimal. Im ungünstigsten Fall werden über Iterationsschleifen von Musterbauten empirisch technisch funktionale Lösungen erarbeitet – zu noch höheren Kosten für den Entwickler. Für einen Leiterplattenhersteller

mit technischer Kompetenz und Kundennähe sollte ein anderer Anspruch gelten. So wird etwa häufig ein spezielles (und teures) Sondermaterial anstelle von FR4 gewählt, obwohl das möglicherweise für die konkrete Anwendung gar nicht nötig wäre. Die Board-Spezifikation sollte jedoch vor allem unter Berücksichtigung des Kostenaspektes (Materialwahl, Stack Up, zulässige Leiterzugtoleranzen und Ähnliches) bei aller technischen Funktionalität natürlich möglichst wenig vom Fertigungsstandard des PCB-Herstellers abweichen.

Für eine belastbare Analyse und Anpassung muss der Leiterplattenhersteller seine Fertigungstoleranzen nicht nur genau kennen, sondern auch gezielt beeinflussen können. Dabei ist die Frage zu beantworten, welche Prozesse und Fertigungstoleranzen maßgeblichen Einfluss auf die HF-Eigenschaften und Tauglichkeit einer Schaltung haben. Das lässt sich am besten am Beispiel einer Mikrostreifenleitung darstellen, bei der eine Vielzahl technischer Parameter existiert. Diese lassen sich unterteilen in Leiterzug-Parameter (Leiterzugbreite, Leiterzugform, Leiterzugdicke, Rauigkeiten), Oberflä-

Für unterwegs



Ab sofort finden Sie ELEKTRONIKPRAXIS auch auf dem Smartphone. News aus der Elektronikbranche, Produktinformationen und Bildergalerien – immer aktuell, 24/7 verfügbar.

---> mobil.elektronikpraxis.de

ELEKTRONIK
PRAXIS

Scannen & direkt verbunden werden

DAS GANZE SPEKTRUM DES TESTENS




Boardtester

Flying Probe

Semiconductor

Treffericher und flexibel

SPEA-Testsysteme stehen für Präzision und Flexibilität. Sie produzieren - wir liefern das Testequipment für jeden Bereich Ihrer Elektronikfertigung.



SPEA

www.spea-ate.de




Bild 3: Darstellung der transportierten Leistung in Prozent über 32mm Mikrostreifenleitung

chenausführung (Metallische Endoberfläche wie ENIG, HAL, chem. Silber etc., Lötstopplacke) und in Dielektrikumsparameter (HF-Eigenschaften des Materials, Homogenität, Dicktoleranzen). Ein Schlibbild einer Mikrostreifenleitung zeigt die Abbildung 2.

Die Auswahl der Design-Parameter ist für die Eigenschaften der HF-Komponenten essenziell. So kann etwa eine nicht optimale Auswahl des Oberflächen-Finishings die Performance des gesamten Systems erheblich verschlechtern. Wie in Abb. 3 deutlich wird, führt zum Beispiel der Einsatz von chemischem Silber trotz der Verwendung von Lötstopplack zu besseren Resultaten als das ungeeignete ENIG (Electroless Nickel Immersion Gold) ohne Lötstopplack. Um diese Informationen gezielt nutzen zu können, muss der Designer eine Methode haben, die dieses Wissen berücksichtigt.

Für eine gute Performance des Systems sind in der Regel eine stabile Spannungsversorgung (PI) sowie eine gute Signalqualität (SI) nötig. Dabei steigen die Herausforderungen der Signalqualität mit der Frequenz/Datenrate und mit dem Miniaturisierungsgrad. Durch die reduzierten Abstände entsteht etwa eine verstärkte Kopplung zwischen benachbarten Leiterzügen. Infolge der hohen Frequenzen steigt gleichzeitig der Einfluss von Diskontinuitäten (Durchkontaktierungen, Knicke etc.), wodurch zusätzliche Reflexionen entstehen. Diese können zu einem Verrauschen des Signals führen, das die Funktionsfähigkeit stören kann.

Bei heutigen Designs werden die Herausforderungen meist mit Hilfe von numerischen Simulationen und Teststrukturen gelöst. Dabei wird ein kritischer Signalpfad oder das gesamte System simuliert oder vermessen. Das Design wird anhand von Erfahrungswerten erstellt, kritische Punkte werden angepasst und neue Simulationen oder

Messungen finden statt. Dies wiederholt sich, bis das Design alle Grenzwerte des Systems einhält. Dies führt zu einem hohen Zeitaufwand und beträchtlichen Kosten.

Lösungsansätze: Modelle, Methoden, Maßnahmen

Ein methodisches Vorgehen ist für das Design eines solchen Systems unerlässlich. Das Fraunhofer IZM, speziell die Arbeitsgruppe um Dr. Ivan Ndiip, hat dafür den sogenannten M3-Ansatz (Methoden, Modelle, Maßnahmen) entwickelt. Im ersten Schritt werden der Signalpfad in verschiedene elektrische Segmente zerlegt und die einzelnen Schnittebenen zwischen den Segmenten definiert. Damit jedes dieser Segmente für sich modelliert werden kann, ist es wichtig, dass die Segmente elektrisch voneinander unabhängig sind (keine Beeinflussung über die Schnittebenen hinweg). Das heißt, dass die höheren Modi, die an jeder Diskontinuität entstehen, abgeklungen sein müssen. Für




Bild 4: Darstellung der transportierten Leistung in Dezibel [dB] (Toleranzraum) über 1 mm Mikrostreifenleitung

jedes dieser Segmente wird ein Modell entwickelt. Dafür können verschiedene Methoden (analytisch semi-analytisch, numerisch, messtechnisch) verwendet werden. Anhand der Modelle wird ein Verständnis für jedes einzelne Segment erzeugt und eine Optimierung vorgenommen. Danach werden die verbesserten Segmente zusammenschaltet und man erhält einen optimierten Signalpfad. Anhand dieses Modells werden Maßnahmen abgeleitet, die in künftigen Designs wieder verwendet werden können.

Auf dieser Basis haben die TU Berlin und das IZM mit CONTAG mehrere Forschungsprojekte realisiert. Ziel eines der Projekte war es, das Verständnis der PCB-Technologen für die HF-Frequenzparameter zu erweitern und die Technologietoleranzen in HF-Toleranzen zu übertragen. Das geschah mit grundlegenden Segmenten eines HF-Pfades mit Hilfe von erweiterten analytischen Modellen (betrachtet wurden Durchkontaktierungen, HF-Leitungen und Spannungsversorgungslagen). Die Modelle berücksichtigen alle relevanten Prozess- und Materialparameter.

Durch eine weitere statistische Auswertung der Modelle kann nun ein Toleranzraum der wichtigsten HF-Parameter dargestellt werden (siehe Abbildung 4). Damit kann der Designer den Einfluss der PCB-Parameter auf die resultierenden HF-Eigenschaften schaltungsbezogen abschätzen. Mit dieser Information lässt sich die optimale Technologie- und Materialauswahl im Vorfeld sichern.

Ausblick auf weitere Artikel der Reihe

In weiteren Artikeln wird auf verschiedene Modelle und Prozessparameter der Segmente eingegangen. Teil 2 und Teil 3 der Artikelreihe mit den Schwerpunkten Oberflächenfinishing, Toleranzen in den Leiterzügen, Charakterisierung von Durchkontaktierungen, Materialeinfluss etc. beleuchten konkrete HF-relevante Technologieschwerpunkte. Hierbei werden die technischen Inhalte und Anforderungen von Schaltungs- und Boardspezifikation zusammengeführt – ein Muss für das HF-Design von morgen. // FG

CONTAG
+49(0)30 3517880

Literaturhinweise:

- [1] J. B. D. H. J. Bradley, „Embracing the Internet of Everything to Capture Your Share of \$14.4 Trillion“, CISCO, 2013.
- [2] <http://www.eucap2013.org/files/Eu-Cap2013%20Gianesello.pdf>, 08.02.2014
- [3] http://de.wikipedia.org/wiki/Wireless_Local_Area_Network
- [4] IEEE P802.11ad/DO.1



ELEKTRONIK PRAXIS

www.elektronikpraxis.de

Wissen.
Impulse.
Kontakte.

7

B19126

3. April 2014
€ 9,00



Pushing Performance

Smart Factory braucht PROFINET-Verkabelung

PROFINET-Verkabelung und Strukturierte Verkabelung müssen für die intelligente Fabrik zu einer Smart Factory Infrastructure verknüpft werden.

Schaltschrank für den Extremeinsatz

In der Schutzart NEBEN... eignet sich das Einzelschranksystem SE 8 für Extremeinsätze. Seite 36

Einchip-Transceiver für Sensornetze

...geringer Standarde... zeichnet die Low-Power-Funktechnik nach IEEE 802.15.4 aus. Seite 42

Hohe Auflösung zu geringen Kosten

Am Institut für Mikroaufbau... techniken werden kapazitive Sensoren in Leiterplattentechnik entwickelt. Seite 56

Digi-Key CORPORATION
KOSTENLOSER VERSAND
FÜR BESTELLUNGEN ÜBER 65 €!
DIGIKEY.DE